JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

June 28, 2002

Application Number:

Patent Application 2002-189084

[ST.10/C]:

[JP2002-189084]

Applicant(s):

FUJITSU LIMITED

December 27, 2002

Commissioner,

Japan Patent Office

Shinichiroh OHTA

Certification No. 2002-3102456

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 6月28日

出願番号 Application Number:

特願2002-189084

[ST.10/C]:

[JP2002-189084]

出 願 人 Applicant(s):

富士通株式会社

2002年12月27日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-189084

【書類名】

特許願

【整理番号】

0240658

【提出日】

平成14年 6月28日

【あて先】

特許庁長官 殿

【国際特許分類】

H03L 7/08

【発明の名称】

逓倍 P L L 回路

【請求項の数】

10

【発明者】

【住所又は居所】

愛知県春日井市髙蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】

渡辺 英明

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100098431

【弁理士】

【氏名又は名称】

山中 郁生

【電話番号】

052-218-7161

【選任した代理人】

【識別番号】

100097009

【弁理士】

【氏名又は名称】

富澤 孝

【手数料の表示】

【予納台帳番号】

041999

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0008078

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

逓倍 P L L 回路

【特許請求の範囲】

【請求項1】

出力クロック信号を出力する発振回路と、

上記出力クロック信号を分周して第1分周信号ないし第n分周信号(nは2以上の整数)を各々出力する第1分周器ないし第n分周器であって、

出力する上記第1分周信号ないし第n分周信号の有効遷移タイミングが互い に異なる

第1分周器ないし第n分周器と、

入力されたレファレンスクロック信号を用いて、互いに位相の異なるn種の第 1基準クロック信号ないし第n基準クロック信号を生成する基準クロック信号生 成回路と、

第i基準クロック信号と第i分周信号(iは1~nの整数)との位相を各々 比較する第1位相比較回路ないし第n位相比較回路と、 を備え、

上記発振回路における上記出力クロック信号の発振周波数を、上記第1位相比 較回路ないし第n位相比較回路の比較結果に基づいて、変化させうるように構成 してなる

逓倍PLL回路。

【請求項2】

請求項1に記載の逓倍PLL回路であって、

前記第1分周器ないし第n分周器は、同じ分周比1/M(Mは2以上の整数)を有し、

前記第1分周信号の有効遷移タイミングから前記第j分周信号(jは2~nの整数)の有効遷移タイミングまでの期間に、前記発振回路から出力される前記出力クロック信号のパルス数をPjヶとしたとき、

前記第1基準クロック信号を基準としたときの第j基準クロック信号の位相遅れがPj/M周期分である

逓倍PLL回路。

【請求項3】

請求項2に記載の逓倍PLL回路であって、

この逓倍PLL回路への電源投入後、前記発振回路からの出力クロック信号の出力開始を待って、前記基準クロック信号生成回路からの前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器を1回のみリセットし、

残る第2~第n分周器について、上記第1分周器のリセットの後に前記発振 回路から出力される前記出力クロック信号のパルス数が前記Pjヶとなるタイミ ングで、前記第j分周器を各々1回のみリセットする

分周器初期リセット手段を有する

逓倍 P L L 回路。

【請求項4】

請求項1に記載の逓倍PLL回路であって、

前記第1分周器ないし第n分周器は、同じ分周比1/M(Mは2以上の整数)を有し、

前記第1分周信号の有効遷移タイミングから第j分周信号(jは2 \sim nの整数)の有効遷移タイミングまでの期間に、前記発振回路から出力される出力クロック信号のパルス数が、M・(j-1)/nヶであり、

前記第1基準クロック信号を基準としたときの第j基準クロック信号の位相遅れが、(j-1)/n周期分である

逓倍 P L L 回路。

【請求項5】

請求項4に記載の逓倍PLL回路であって、

この逓倍 P L L 回路への電源投入後、前記発振回路からの出力クロック信号の出力開始を待って、前記基準クロック信号生成回路からの前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器を1回のみリセットし、

残る第2~第n分周器について、上記第1分周器のリセットの後に前記発振回路から出力される前記出力クロック信号のパルス数が前記M・(j-1)/n ケとなるタイミングで、前記第j分周器を各々1回のみリセットする

分周器初期リセット手段を有する 逓倍PLL回路。

【請求項6】

請求項5に記載の逓倍PLL回路であって、

前記分周器初期リセット手段は、

前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器と共に リセットされる分周比1/(M/n)のリセット用分周器と、

このリセット用分周器の分周信号に合わせて、前記第2~第n分周器のリセットを順次行う順次リセット手段と、を含む

逓倍 P L L 回路。

【請求項7】

請求項1~請求項6のいずれか1項に記載の逓倍PLL回路であって、

前記発振回路は、電圧制御発振回路であり、

前記第1位相比較回路ないし第n位相比較回路の各比較結果のうち、

第1アップ信号ないし第nアップ信号を加算するアップ信号加算回路と、

第1ダウン信号ないし第nダウン信号を加算するダウン信号加算回路と、

上記加算されたアップ信号と、上記加算されたダウン信号とを入力するチャージポンプと、

上記チャージポンプの出力信号を平滑化し、平滑化出力を上記電圧制御発振回 路に入力するローパスフィルタと、

を備える逓倍PLL回路。

【請求項8】

請求項1~請求項7のいずれか1項に記載の逓倍PLL回路であって、

前記基準クロック信号生成回路は、前記レファレンスクロック信号を遅延させて、前記第1基準クロック信号ないし第n基準クロック信号を生成するディレイロックドループ回路である

逓倍 P L L 回路。

【請求項9】

発振回路をPLL制御して、入力されたレファレンスクロック信号を逓倍した出

カクロック信号を出力する逓倍PLL回路であって、

同じ分周比を有し上記出力クロック信号を分周するnヶ(nは2以上の整数)の分周器と、

これらの分周器とそれぞれ対を成すnヶの位相比較回路と、

上記レファレンスクロック信号を用いて、互いに位相の異なるn種の基準クロック信号を生成する基準クロック信号生成回路と、を含み、

各位相比較回路において、この位相比較回路と上記対を成す分周器からの分周信号と上記n種の基準クロック信号のうちのいずれかとの位相比較により位相比較結果を得、この位相比較結果を用いて、上記レファレンスクロック信号の1周期の期間毎にn回ずつ、上記発振回路に対しPLL制御を行うように構成してなる

逓倍 P L L 回路。

【請求項10】

入力されたレファレンスクロック信号を逓倍した出力クロック信号を出力する逓 倍PLL回路であって、

発振回路と、

上記レファレンスクロック信号の1周期の期間毎に2以上の所定回ずつ、上記 発振回路に対しPLL制御を行う多重制御回路と、を備える 逓倍PLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、入力されたレファレンスクロック信号を逓倍した周波数を有する出力クロック信号に変換する逓倍PLL回路に関する。

[0002]

【関連技術】

入力されたレファレンスクロック信号を用い、これを逓倍した周波数を有する 出力クロック信号に変換する逓倍 P L L 回路が知られている。このような逓倍 P L L 回路としては、例えば、図1に示すように、位相比較回路110、チャージ ポンプ120、ローパスフィルタ(以下単に、LPFともいう)130、電圧制御発振回路(以下単に、VCOともいう)140、及び分周器150を有する逓倍PLL回路100が知られている。この逓倍PLL回路100では、分周器100の分周信号SDとレファレンスクロック信号SRとの位相を位相比較回路110で比較し、位相比較結果であるアップ信号およびダウン信号に応じた電流をチャージポンプ120から出力させ、これをLPF130で積分して電圧出力とする。この電圧出力をVCO140に入力することにより、これに応じた周波数の出力クロック信号STを出力する。分周器150は出力クロック信号STを分周する。かくして、レファレンスクロック信号SRに対して、分周比(1/M)の逆数である逓倍数Mを有する出力クロック信号SRに対して、分周比(1/M)の逆数である逓倍数Mを有する出力クロック信号SRの1周期毎に1回ずつ位相比較してPLL制御を行うことで、その周波数精度が維持されることになる

[0003]

【発明が解決しようとする課題】

しかしながら、上述したように、レファレンスクロック信号SRの周期毎に位相比較してPLL制御を行うので、逓倍数Mが大きな値(例えば数100倍~数1000倍)になると、出力クロック信号のパルス数で言えば、例えば1024パルス毎に1回、位相比較を行ってPLL制御が行われることとなり、出力クロック信号のジッタが大きくなりがちである。また、ロックアップタイムも増加する。

本発明は、かかる問題点に鑑みてなされたものであって、簡単な構成で、ジッタを抑制でき、ロックアップタイムも短縮できる逓倍PLL回路を提供することを目的とする。

[0004]

【課題を解決するための手段、作用及び効果】

しかしてその解決手段は、出力クロック信号を出力する発振回路と、上記出力 クロック信号を分周して第1分周信号ないし第n分周信号(nは2以上の整数) を各々出力する第1分周器ないし第n分周器であって、出力する上記第1分周信 号ないし第n分周信号の有効遷移タイミングが互いに異なる第1分周器ないし第n分周器と、入力されたレファレンスクロック信号を用いて、互いに位相の異なるn種の第1基準クロック信号ないし第n基準クロック信号を生成する基準クロック信号生成回路と、第i基準クロック信号と第i分周信号(iは1~nの整数)との位相を各々比較する第1位相比較回路ないし第n位相比較回路と、を備え、上記発振回路における上記出力クロック信号の発振周波数が、上記第1位相比較回路ないし第n位相比較回路の比較結果に基づいて、変化するように構成されてなる逓倍PLL回路である。

[0005]

本発明の逓倍PLL回路は、nヶの分周器(第1~第n分周器)と、nヶの位相比較回路(第1~第n位相比較回路)と、n種の基準クロック信号(第1~第n基準クロック信号)を生成する基準クロック信号生成回路とを備え、発振回路における出力クロック信号の発振周波数が、nヶの位相比較回路の比較結果に基づいて、変化するように構成されてなる。このため、この逓倍PLL回路では、レファレンスクロック信号の1周期に1回の割合で位相比較をしPLL制御が行われるのではなく、1周期にn回の割合で位相比較をしてPLL制御を行うことができる。従って、相対的に頻繁にPLL制御が行われるから、出力クロック信号のジッタを低減させることができる。また、頻繁にPLL制御を行うので、電源投入後などにおいて、早期にPLL制御によるロック状態となし得るから、ロックアップタイムも短縮できる。

[0006]

なお、本明細書において、有効遷移タイミングとは、信号がレベル反転して、ローレベルからハイレベルへの遷移する(立ち上がる)、あるいは、ハイレベルからローレベルへの遷移する(立ち下がる)信号遷移タイミングのうち、有効に扱われる信号遷移タイミングをいう。例えば、デューティ比50%の方形波クロック信号を用いるに当たり、この信号の立ち上がりのタイミングを用いて何らかの動作を行うが、この信号の立ち下がりのタイミングを用いては何の動作も行わない場合には、信号の立ち上がりタイミングと立ち下がりタイミングのうち、この立ち上がりタイミングが有効遷移タイミングとなる。逆に、信号の立ち下がり

のタイミングを用いて何らかの動作を行うが、この信号の立ち上がりのタイミングを用いては何の動作も行わない場合には、立ち下がりタイミングが有効遷移タイミングとなる。また、信号の立ち上がりのタイミングを用いて何らかの動作を行う一方、この信号の立ち下がりのタイミングを用いても何らかの動作も行う場合には、立ち上がりタイミングと立ち下がりタイミングの両方が有効遷移タイミングとなる。

[0007]

また、発振回路における出力クロック信号の発振周波数を、第1位相比較回路ないし第n位相比較回路の比較結果に基づいて変化させうる構成としては、位相比較回路の比較結果に基づき発振回路の発信周波数が変化させ、PLL制御を行いうるいずれの構成を採用しても良い。例えば、発振回路として電圧制御発振回路(VCO)を用い、比較結果をチャージポンプ、ローパスフィルタ経由して、このVCOに入力する公知の構成を用いることができる。また、位相比較回路としては、いわゆるリニア方式の位相比較回路のほか、いわゆるバイナリ方式の位相比較回路を用いることもでき、これに伴って、発振回路の発信周波数を変化させうるようにする回路構成も適宜選択することができる。

[0008]

さらに、請求項1に記載の逓倍PLL回路であって、前記第1分周器ないし第 n分周器は、同じ分周比1/M(Mは2以上の整数)を有し、前記第1分周信号 の有効遷移タイミングから前記第 j 分周信号 (j は2~nの整数)の有効遷移タイミングまでの期間に、前記発振回路から出力される前記出力クロック信号のパルス数をPjヶとしたとき、前記第1基準クロック信号を基準としたときの第 j 基準クロック信号の位相遅れがPj/M周期分である逓倍PLL回路とすると良い。

[0009]

本発明の逓倍PLL回路では、第1~第n分周器は、いずれも同じ分周比1/Mを有する。しかも、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に発振回路から出力される出力クロック信号のパルス数(Pj)と、第1基準クロック信号を基準としたときの第j基準クロック信

号の位相遅れ(Pj/M周期)とを、適切な関係にしてあるので、いつも正確に PLL制御を行うことができる。

[0010]

さらに、請求項2に記載の逓倍PLL回路であって、この逓倍PLL回路への電源投入後、前記発振回路からの出力クロック信号の出力開始を待って、前記基準クロック信号生成回路からの前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器を1回のみリセットし、残る第2~第n分周器について、上記第1分周器のリセットの後に前記発振回路から出力される前記出力クロック信号のパルス数が前記Pjヶとなるタイミングで、前記第j分周器を各々1回のみリセットする分周器初期リセット手段を有する逓倍PLL回路とすると良い。

[0011]

本発明の逓倍PLL回路では、分周器初期リセット手段を有するため、この逓倍PLL回路の電源投入後に、各分周器(第1~第n分周器)を適切なタイミングでリセットできる。このため、それ以降に、前述したように、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に、発振回路から出力される出力クロック信号のパルス数がPjヶとなるような関係を保つことができる。

[0012]

あるいは、請求項1に記載の逓倍PLL回路であって、前記第1分周器ないし第n分周器は、同じ分周比1/M(Mは2以上の整数)を有し、前記第1分周信号の有効遷移タイミングから第j分周信号(jは2~nの整数)の有効遷移タイミングまでの期間に、前記発振回路から出力される出力クロック信号のパルス数が、M・(j-1)/nヶであり、前記第1基準クロック信号を基準としたときの第j基準クロック信号の位相遅れが、(j-1)/n周期分である逓倍PLL回路としても良い。

[0013]

本発明の逓倍 P L L 回路では、第1~第n分周器は、いずれも同じ分周比1/Mを有する。しかも、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に発振回路から出力される出力クロック信号のパル

ス数をM・(j-1)/nヶとし、第1基準クロック信号を基準としたときの第 j 基準クロック信号の位相遅れを(j-1)/n周期分としている。例えば、M = 1024, n=8とした場合、第1分周信号の有効遷移タイミングから第 j 分周信号の有効遷移タイミングまでの期間に発振回路から出力される出力クロック信号のパルス数を、128ヶ,256ヶ,384ヶ,…とする。また、第1基準クロック信号を基準としたときの第 j 基準クロック信号の位相遅れを、1/8周期,2/8周期,3/8周期…とする。このようにすることで、第 j 分周信号と第 j 基準クロック信号とを適切な関係となるので、レファレンスクロック信号と第 j 基準として、正確にPLL制御を行うことができる。特に、本発明の逓倍PLL回路では、レファレンスクロック信号の1周期の間に均等に n回、つまり1/n周期毎にPLL制御を行うことができるので、特にジッタを均等に抑制することができる。

[0014]

さらに、請求項4に記載の逓倍PLL回路であって、この逓倍PLL回路への電源投入後、前記発振回路からの出力クロック信号の出力開始を待って、前記基準クロック信号生成回路からの前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器を1回のみリセットし、残る第2~第n分周器について、上記第1分周器のリセットの後に前記発振回路から出力される前記出力クロック信号のパルス数が前記M・(j-1)/nヶとなるタイミングで、前記第j分周器を各々1回のみリセットする分周器初期リセット手段を有する逓倍PLL回路とすると良い。

[0015]

本発明の逓倍PLL回路では、分周器初期リセット手段を有するため、この逓倍PLL回路の電源投入後に、各分周器(第1~第n分周器)を適切なタイミングでリセットできる。このため、それ以降に、前述したように、第1分周信号の有効遷移タイミングから第 j 分周信号の有効遷移タイミングまでの期間に、発振回路から出力される出力クロック信号のパルス数がM・(j-1)/nヶとなるような関係を保たせ、各分周器(第1~第n分周器)の分周タイミングを均等にセットすることができる。

例えば、M=1024, n=8とした場合、出力クロック信号のパルス数が、128ヶ,256ヶ,384ヶ,…となるタイミングで、第2,第3,…第n分周器を各々1回のみリセットする。このため、それ以降に、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に、発振回路から出力される出力クロック信号のパルス数が、128ヶ,256ヶ,384ヶ,…となるような関係を保たせることができる。

[0016]

さらに、請求項5に記載の逓倍PLL回路であって、前記分周器初期リセット手段は、前記第1基準クロック信号の有効遷移タイミングで、前記第1分周器と共にリセットされる分周比1/(M/n)のリセット用分周器と、このリセット用分周器の分周信号に合わせて、前記第2~第n分周器のリセットを順次行う順次リセット手段と、を含む逓倍PLL回路とすると良い。

[0017]

本発明の逓倍PLL回路では、分周器初期リセット手段に、リセット用分周器と順次リセット手段とを有している。第1分周器と共にリセットされるこのリセット用分周器の分周信号を用いれば、出力クロック信号のパルス数が、(M/n)ケとなる毎に、このリセット用分周器から分周信号が得られる。そこで、この分周信号を用いて第2~第n分周器を順にリセットすることで、それ以降、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に、発振回路から出力される出力クロック信号のパルス数がM・(j-1)/nケとなるような関係を保たせることができる。

例えば、M=1024, n=8とした場合、分周比1/128のリセット用分周器を用いることで、出力クロック信号のパルス数が128ヶとなる毎に、このリセット用分周器から分周信号が得られる。従って、この分周信号を用いて、第2~第n分周器を順にリセットすれば、それ以降に、第1分周信号の有効遷移タイミングから第j分周信号の有効遷移タイミングまでの期間に、発振回路から出力される出力クロック信号のパルス数が、128ヶ,256ヶ,384ヶ,…となるような関係を保たせることができる。

[0018]

さらに、請求項1~請求項6のいずれか1項に記載の逓倍PLL回路であって、前記発振回路は、電圧制御発振回路であり、前記第1位相比較回路ないし第n位相比較回路の各比較結果のうち、第1アップ信号ないし第nアップ信号を加算するアップ信号加算回路と、第1ダウン信号ないし第nダウン信号を加算するダウン信号加算回路と、上記加算されたアップ信号と、上記加算されたダウン信号とを入力するチャージポンプと、上記チャージポンプの出力信号を平滑化し、平滑化出力を上記電圧制御発振回路に入力するローパスフィルタと、を備える逓倍PLL回路とすると良い。

[0019]

本発明の逓倍PLL回路では、第1位相比較回路ないし第n位相比較回路の各比較結果のうち、各々のアップ信号を加算するアップ信号加算回路と、各々のダウン信号を加算するダウン信号加算回路とを備えるので、チャージポンプ、ローパスフィルタ、及び電圧制御発振回路を備える公知のPLL回路の部品(部分)をそのまま用いることができる。

[0020]

さらに、請求項1~請求項7のいずれか1項に記載の逓倍PLL回路であって、前記基準クロック信号生成回路は、前記レファレンスクロック信号を遅延させて、前記第1基準クロック信号ないし第n基準クロック信号を生成するディレイロックドループ回路である逓倍PLL回路とすると良い。

[0021]

第1~第n基準クロック信号の相互間に生じさせる位相差(遅延時間)の精度は、出力クロック信号のジッタ等に大きく影響する。本発明の逓倍PLL回路では、基準クロック信号生成回路として、遅延時間を精度良く制御できるディレイロックドループ回路(DLL回路)を用いたので、第1~第n基準クロック信号の相互間に生じさせる位相差を高精度に制御できるから、第1~第n基準クロック信号を生成することによって生じる出力クロック信号のジッタ等を抑制することができる。

[0022]

さらに他の解決手段は、発振回路をPLL制御して、入力されたレファレンス

クロック信号を逓倍した出力クロック信号を出力する逓倍PLL回路であって、同じ分周比を有し上記出力クロック信号を分周するnヶ(nは2以上の整数)の分周器と、これらの分周器とそれぞれ対を成すnヶの位相比較回路と、上記レファレンスクロック信号を用いて、互いに位相の異なるn種の基準クロック信号を生成する基準クロック信号生成回路と、を含み、各位相比較回路において、この位相比較回路と上記対を成す分周器からの分周信号と上記n種の基準クロック信号のうちのいずれかとの位相比較により位相比較結果を得、この位相比較結果を用いて、上記レファレンスクロック信号の1周期の期間毎にn回ずつ、上記発振回路に対しPLL制御を行うように構成してなる逓倍PLL回路である。

< [0023]</pre>

本発明の逓倍PLL回路では、nケの分周器と、nケの位相比較回路と、n種の基準クロック信号を生成する基準クロック信号生成回路とを備え、発振回路における出力クロック信号の発振周波数が、nケの位相比較回路の比較結果に基づいて、変化するように構成されてなる。このため、この逓倍PLL回路では、レファレンスクロック信号の1周期に1回の割合でPLL制御が行われるのではなく、1周期にn回の割合でPLL制御を行うことができる。従って、相対的に頻繁にPLL制御が行われるから、出力クロック信号のジッタを低減させることができる。また、頻繁にPLL制御を行うので、電源投入後などにおいて、早期にPLL制御によるロック状態となし得るから、ロックアップタイムも短縮できる

[0024]

さらに、他の解決手段は、入力されたレファレンスクロック信号を逓倍した出力クロック信号を出力する逓倍PLL回路であって、発振回路と、上記レファレンスクロック信号の1周期の期間毎に2以上の所定回ずつ、上記発振回路に対しPLL制御を行う多重制御回路と、を備える逓倍PLL回路である。

[0025]

本発明の逓倍PLL回路では、レファレンスクロック信号の1周期に1回の割合でPLL制御が行われるのではなく、1周期に2以上の所定回の割合でPLL制御が行われる。従って、相対的に頻繁にPLL制御が行われるから、出力クロ

ック信号のジッタを低減させることができる。また、頻繁にPLL制御を行うので、電源投入後などにおいて、早期にPLL制御によるロック状態となし得るから、ロックアップタイムも短縮できる。

[0026]

【発明の実施の形態】

本発明の実施の形態を、図 $2\sim$ 図7を参照しつつ説明する。なお本実施形態において、理解容易のため、n=8、M=1024とした場合の例を合わせて示すことがある。

図2は、本実施形態にかかる逓倍PLL回路1の概略構成を示すブロック図である。本実施形態の逓倍PLL回路1は、リファレンスクロック信号SRを逓倍(逓倍数M)してより周波数の高い出力クロック信号STを出力する。この逓倍PLL回路1は、多重制御回路2とこれによって制御される発振回路3とを有している。多重制御回路2は、レファレンスクロック信号SRの1周期の期間内に、発振回路3に対して、n回のPLL制御を行うように構成されている。即ち、前記した従来の逓倍PLL回路100では、レファレンスクロック信号SRの1周期の期間内には、1回しかPLL制御することができなかったのに対し、この逓倍PLL回路1では、同じ期間内にn回PLL制御を行うことができる。このため、出力クロック信号STのジッタを抑制することができる。また、電源投入後などにおいて、より早期にPLL制御された出力クロック信号を出力することができるようになる。つまりロックアップタイムも短縮できる。

[0027]

次いで、この逓倍PLL回路1の構成について、図3を参照して説明する。逓倍PLL回路1のうち、一点鎖線で示す多重制御回路2は、チャージポンプ20, LPF30、nヶの第1~第n分周器51~5n、nヶの第1~第n位相比較回路11~1n、ディレイロックドロープ回路(以下、単にDLLともいう)60、加算回路71,72から構成されている。また、発振回路3は、LPF30の電圧出力によってその発信周波数が変化するVCO40である。

[0028]

ここで、DLL60は、レファレンスクロック信号SRが入力されると、これ

を所定期間遅延させ、互いに位相の異なるn種の第1~第n基準クロック信号SB1~SBnを生成する回路である。具体的には、図4に示すように、DLL60は、第1基準クロック信号SB1を生成するとともに、第1基準クロック信号SB1に対して1/n周期分遅れた第2基準クロック信号SB2を生成し、第1基準クロック信号SB1に対して(n-1)/n周期分遅れた第n基準クロックを生成する。このように、DLL60は、第1基準クロック信号SB1に対して、(j-1)/n周期分遅れた第j基準クロックSBj(jは2~nの整数)を生成する回路である。例えば、n=8とした場合、1/8周期分、2/8周期分、…、7/8周期分遅れた第2~第8基準クロックSB2~SB8を生成する。上記説明から判るように、本実施形態では、或る基準クロック信号とこれと隣り合う番号の基準クロック信号との位相差は、いずれも1/n周期分(例えば1/8周期分)なっている。

また、このDLL60は、詳述しないが、公知のディレイロックドループ制御によって、各基準クロック信号SB1~SBnは、それぞれ高精度に遅延時間、従って位相遅れが制御されている。

なお、本実施形態では、各基準クロック信号SB1等の信号遷移タイミングの うち、図4に矢印↑で示すように、信号の立ち上がりタイミングのみを用いる。 従って、本実施形態では、各基準クロック信号SB1等の有効遷移タイミングは 、信号の立ち上がりタイミングのみである。

[0029]

一方、nヶの第1~第n分周器51~5nは、いずれも同じ分周比1/M(例えば、1/1024)を有し、出力クロック信号STを分周して、第1~第n分周信号SD1~SDnをそれぞれ出力する。第1~第n分周信号SD1~SDnは、各分周器51~5nに入力される出力クロック信号STのパルス数がMヶ(例えば1024ヶ)となる毎に、立ち上がるように変化(信号遷移)する。

さらに、具体的には、図5に示すように、第2分周信号SD2は、第1分周信号SD1の立ち上がりタイミングに対して出力クロック信号STのパルス数P2 = M/nヶ分遅れて立ち上がる。また、第n分周信号SBnは、第1分周信号SD1の立ち上がりタイミングに対して出力クロック信号STnのパルス数n0

n-1)・M/nヶ分遅れて立ち上がる。

[0030]

このように、第う分周信号SBj(jは2~nの整数)は、第1分周信号SD1の立ち上がりタイミングに対して出力クロック信号STのパルス数Pj=(j-1)・M/nヶ分遅れて立ち上がる。例えば、n=8、M=1024とすると、P2=128ヶ、P3=256ヶ、…、P8=896ヶとなる。換言すると、上記説明から判るように、本実施形態では、或る分周信号とこれと隣り合う番号の分周信号とは、出力クロック信号STのパルス数で、いずれもM/nヶ分(例えば、1024/8=128ヶ分)ずれている。

なお、本実施形態では、各分周信号SD1等の信号遷移タイミングのうち、図 5に矢印↑で示すように、信号の立ち上がりタイミングのみを用いる。従って、 本実施形態では、各分周信号SD1等の有効遷移タイミングは、信号の立ち上が りタイミングのみである。

[0031]

さらに、図3に示すように、第1位相比較回路11には、対をなす第1分周器51からの第1分周信号SD1と第1基準クロック信号SB1とが入力される。また、第n位相比較回路1nには、対を成す第n分周器からの第n分周信号SDnと第n基準クロック信号SBnとが入力される。このように、入力第i位相比較回路1iには、それぞれ、第i基準クロック信号SBiと第i分周信号SDi(iは1~nの整数)が入力される。

[0032]

また、第1位相比較回路11は公知の位相/周波数比較器であり、入力された第1基準クロック信号SB1の立ち上がりタイミング(有効遷移タイミング)を基準として、入力された第1分周信号SD1の立ち上がりタイミング(有効遷移タイミング)との位相差に相当する比較結果を出力する。具体的には、第1基準クロック信号SB1に対して、第1分周信号SD1が遅れ位相の場合には、位相遅れに相当する期間ハイレベルとなる第1アップ信号SP1uを出力する。逆に、第1基準クロック信号SB1に対して、第1分周信号SD1が進み位相の場合には、位相進みに相当する期間ハイレベルとなる第1ダウン信号SP1dを出力

する(図6参照)。

[0033]

他の位相比較回路12~1 nも同様である。即ち、入力された基準クロック信号SB2等の立ち上がりタイミングを基準として、入力された第2分周信号SD2等の立ち上がりタイミングとの位相差に相当するアップ信号SP2u~SPnuあるいはダウン信号SP2d~SPndを出力する。

[0034]

これらの位相比較の様子を図6に示す。但し、図6に示す出力クロック信号STは、第1基準クロック信号SB1等に比較して十分高い周波数を有することを示すために記載したに過ぎず、信号遷移タイミングと第1分周信号SD1等の立ち上がりタイミングとの関係や逓倍数Mなどについては正確に記載していない点に留意されたい。

[0035]

図6において右側に示すように、矢印↑で示す第1基準クロック信号SB1の立ち上がりタイミングに対して、同じく矢印↑で示す第1分周信号SD1の立ち上がりタイミングが遅れる場合には、その遅れ分のパルス幅を持つ第1アップ信号SP1 uが出力される。一方、図6中左側に示すように、矢印↑で示す第1基準クロック信号SB1の立ち上がりタイミングが早い(進む)場合には、その進み分のパルス幅を持つ第1ダウン信号SP1 dが出力される。なお、本実施形態の位相比較回路11等では、比較する第1基準クロック信号SB1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングと第1分周信号SD1等の立ち上がりタイミングとが一致する場合には、ごく短い第1アップ信号SP1 d等と第1ダウン信号SP1 d等とが出力されるようになっている。図6中右側に、第2アップ信号SP2 dと第2ダウン信号SP2 dで、このような場合を例示するので参照されたい。

[0036]

次いで、これらの位相比較の結果を加算回路 71, 72で加算する。具体的には、第1~第nアップ信号 SP1 u~SPn u を加算回路 71 で加算して、アップ信号 UP を生成する。また、第1~第n ダウン信号 SP1 d ~SPn d を加算

回路72で加算して、ダウン信号DOWNを生成する。

その後は、前述した公知の逓倍PLL回路100と同様にする。即ち、チャージポンプ20から、アップ信号UPおよびダウン信号DOWNに応じた電流を出力させ、これをLPF30で積分(平滑化)して電圧出力とする。この電圧出力をVCO40に入力することにより、これに応じた周波数の出力クロック信号STを出力する。

[0037]

例えば、出力クロック信号STの周波数が若干低かったために、第1分周信号 SD1の立ち上がりタイミングが、第1基準クロック信号SB1の立ち上がりタイミングより若干遅れた場合には、第1アップ信号SP1 uが出力され、結局, VCO40は、その周波数を若干上げるように制御される。すると、各分周信号 と各基準クロック信号との位相差は、進み方向に変化することになる。逆の場合には、第1ダウン信号SP1 dが出力され、VCO40の周波数を下げるように制御される。すると、各分周信号と各基準クロック信号との位相差は、遅れ方向に変化することになる。このようにして、位相差が小さくなり、常に出力クロック信号STの周波数が、適切な値となるようにPLL制御される。しかも、第1~第n分周器51~5nは、出力クロック信号STを分周比(1/M)で分周する。かくして、レファレンスクロック信号SRに対して、分周比(1/M)の逆数である逓倍数M(例えば1024倍)を有する出力クロック信号STが出力される。

[0038]

さらに、本実施形態の逓倍PLL回路1では、図6に示すアップ信号UP及び ダウン信号DOWNを参照すれば容易に理解できるように、レファレンスクロック信号SR及びこれを遅延させた第1~第n基準クロック信号SB1~SBnの 1周期毎に、n回ずつ位相比較される。そして、各回の比較結果により、出力クロック信号STが、その都度PLL制御される。つまり、出力クロック信号ST は、レファレンスクロック信号SRの1周期毎に、n回(例えば8回)ずつPL L制御されるから、その周波数が、より高精度に維持されることになる。このため、出力クロック信号STのジッタを低減させることができる。 特に、本実施形態では、DLL60で、第1~第n基準クロック信号SB1~SBnを、1/n周期ずつずらして生成した。一方、第1~第n分周器51~5nでは、第1~第n分周信号SD1~SDnを、出力クロック信号STのパルス数で、M/nヶ分ずつずらして発生させるようにしている。このため、出力クロック信号STに対するPLL制御のタイミングが均等になり、ジッタも均等に低減できる。

[0039]

また、第1~第n分周器51~5nの第1~第n分周信号SD1~SDnは、以下の関係にされていること、即ち、第j分周信号SBj(jは2~nの整数)は、第1分周信号SD1の立ち上がりタイミングに対して出力クロック信号STのパルス数Pj=(j-1)・M/nヶ分遅れて立ち上がることは、既に説明した。各分周器51~5nをこのような関係とするため、本実施形態の逓倍PLL回路1では、分周器初期リセット回路80を備えている。図7を参照して、この分周器初期リセット回路80及びリセット方法について説明する。

[0040]

分周器初期リセット回路80は、リセット用分周器81、スイッチ制御回路82、リセットスイッチ90、及びn-1ヶの選択スイッチ92~9nとを含む。

このうち、リセット用分周器 8 1 は、分周比 1 / (M/n)を有する分周器である。例えば、n=8、M=1024とすると、分周比 1 / 128の分周器である。つまり、リセット用分周器 8 1 は、出力クロック信号STのパルス数で、M/nヶ(例えば128ヶ)カウントする毎に、その分周信号であるリセット信号SSが、立ち上がりタイミングとなるように変化する。また、スイッチ制御回路82は、次述するように、リセットスイッチ90、及び選択スイッチ92~9nのオンオフを制御する。リセットスイッチ90は、スイッチ制御回路82の指示により、第1分周器 51のリセット端子51Rとリセット用分周器81のリセット端子81Rへの第1基準クロック信号SB1の入力をオン・オフするスイッチである。また、選択スイッチ92~9nは、スイッチ制御回路82の指示により、第2~第n分周器52~5n端子のリセット端子52R~5nRへの、リセット用分周器81の分周信号であるリセット信号SSの入力を、それぞれオン・オ

フするスイッチである。

[0041]

スイッチ制御回路82は、逓倍PLL回路1への電源供給が開始され、VCO40から出力クロック信号STが出力された後に、リセットスイッチ90をオンさせて、DLL60からの第1基準クロック信号SB1をリセット端子51Rとリセット用分周器81のリセット端子81Rに入力し、第1基準クロック信号SB1の立ち上がりタイミングを用いて1回だけ、第1分周器51とリセット用分周器81とをリセットする。これにより、第1基準クロック信号SB1の立ち上がりタイミングに合わせて、第1分周器51及びリセット用分周器81において、出力クロック信号STの分周が開始される。なお、リセット後には、リセットスイッチ90をオフさせる。

[0042]

リセット用分周器 8 1 で計数された出力クロック信号 S T のパルス数が M / n ケ (例えば 1 2 8 ヶ) となると、このリセット用分周器 8 1 から出力されるリセット信号 S S は、立ち上がりタイミングとなる。そこで、スイッチ制御回路 8 2 は、予め選択スイッチ 9 2 のみをオンさせておく。すると、リセット信号 S S の立ち上がりタイミングで第 2 分周器 5 2 がリセットされる。つまり、第 1 分周器 5 1 がリセットされてから、出力クロック信号 S T のパルス数 M / n ヶ分だけ遅れて第 2 分周器 5 2 がリセットされる。かくして、第 2 分周信号 S D 2 が、第 1 分周信号 S D 1 に対して、出力クロック信号 S T のパルス数で M / n ヶ (例えば 1 2 8 ヶ) 分遅れるように設定できたことになる。その後、スイッチ制御回路 8 2 は、選択スイッチ 9 2 をオフさせる。

[0043]

さらに、リセット用分周器 8 1 で計数された出力クロック信号 S T のパルス数がM / n ヶ (例えば128ヶ)となると、このリセット用分周器 8 1 から出力されるリセット信号 S S は、再び立ち上がりタイミングとなる。そこで、スイッチ制御回路 8 2 は、これよりも若干前に予め選択スイッチ 9 3 のみをオンさせておく。すると、リセット信号 S S の立ち上がりタイミングで、第 3 分周器 5 3 がリセットされる。かくして、第 2 分周信号 S D 2 と第 3 分周信号 S D 3 とは、出力

クロック信号STのパルス数でM/nヶ(例えば128ヶ)分ずれるように設定できたことになる。従って、第3分周信号SD3が、第1分周信号SD1に対して、出力クロック信号STのパルス数で2M/nヶ(例えば256ヶ)分遅れるように設定できたことになる。その後、スイッチ制御回路82は、選択スイッチ93をオフさせる。

[0044]

かくして、順に第2~第n分周器52~5nを順次リセットすることにより、前述したように、第j分周信号SBj(jは2~nの整数)が第1分周信号SD1の立ち上がりに対して出力クロック信号STのパルス数Pj=(j-1)・M/nヶ分遅れて立ち上がるように、第j分周器5j(第2~第n分周器52~5n)が設定できる。例えば、n=8、M=1024とすると、P2=128、P3=256、…、P8=896となる。各分周器51~5nの分周出力のずれは、各分周器51~5nがリセットされない限り変わらないから、このようにして、各分周器51~5nの分周タイミングを設定することで、これ以降、適切にPLL制御を行うことができる。

[0045]

以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態 に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用で きることはいうまでもない。

例えば、第1~第n位相比較回路11~1nとして、入力された基準クロック信号SB1等と分周信号SD1等とを比較し、これらの位相差に相当するパルス幅を有するアップ信号SP1u等あるいはダウン信号SP1d等を出力する、いわゆる位相/周波数比較器を用いた例を示した。しかし、入力された2信号の排他的論理和を出力する位相比較器を用いることもできる。この場合にはチャージポンプは不要である。また、これらのように位相差信号のパルス幅を位相差に応じて変化させるリニア方式の位相比較器のみならず、入力される2信号の位相のどちらが早いかだけを判別して位相差を2値のみで示すバイナリ方式の位相比較器を用い、アップ・ダウンカウンタを介してチャージポンプに入力する構成を採用することもできる。

また、VCO40には、公知の回路構成を用いることができ、例えば、奇数段の反転増幅器の入出力をループ状に接続したリング発振器や、差動増幅器を複数段接続したリング発振器などを用いることができる。

[0046]

また、上記実施形態では、分周器初期リセット回路80として、リセット用分周器81、スイッチ制御回路82、リセットスイッチ90のほか、各分周器52~5nをリセットするため、スイッチ制御回路82により順次オンオフする選択スイッチ92~9nを備えるものを示した。しかし、このような構成に限らず、リセット用分周器81のリセット信号SSの立ち上がりタイミング毎に各分周器52~5nを順次リセットできるように構成された回路を用いれば良い。例えば、n-1ヶのフリップフロップを隣のフリップフロップの出力を入力とするように接続して、n-1ビットのシフトレジスタを構成し、各ビットの出力を各分周器52~5nのリセット端子52R~5nRにそれぞれ入力するようにしておく。そして、初期値を1としたデータを、リセット用分周器81のリセット信号SSをクロック信号として、出力クロック信号STのパルス数で・M/nヶ分毎にデータを順次シフトさせることで、各分周器52~5nを順次リセットしても良い。

【図面の簡単な説明】

【図1】

従来の逓倍PLL回路の構成を示すブロック図である。

【図2】

実施形態にかかる逓倍PLL回路の概略構成を示すブロック図である。

【図3】

実施形態にかかる逓倍PLL回路の構成を示すブロック図である。

【図4】

第1~第n基準クロック信号の変化を示すタイムチャートである。

【図5】

第1~第n分周信号の変化を示すタイムチャートである。

【図6】

実施形態にかかる逓倍PLL回路の位相比較に関するタイムチャートである。

【図7】

実施形態にかかり、分周器初期リセット手段を含む逓倍 P L L 回路の構成を示すブロック図である。

【符号の説明】

- 1 逓倍PLL回路
- 2 多重制御回路
- 3 発振回路
- 11~1n 第1~第n位相比較回路
- 20 チャージポンプ
- 30 ローパスフィルタ (LPF)
- 40 電圧制御発振回路(VCO)、
- 51~5n 第1~第n分周器
- 60 ディレイロックドループ回路(DLL)
- 71,72 加算回路
- 80 分周器初期リセット回路(分周器初期リセット手段)
- 81 リセット用分周器
- 82 スイッチ制御回路(順次リセット手段)
- 90 リセットスイッチ
- 92~9 n 選択スイッチ (順次リセット手段)
- SR レファレンスクロック信号
- ST 出力クロック信号
- SB1~SBn 第1~第n基準クロック信号
- SPlu~SPnu 第1~第nアップ信号
- SP1d~SPnd 第1~第nダウン信号
- SD1~SDn 第1~第n分周信号
- SS リセット信号(リセット用分周器の分周信号)
- UP アップ信号
- DOWN ダウン信号


51R~5nR, 81R リセット端子

【書類名】

図面


【図1】

従来の逓倍PLL回路の構成を示すプロック図



【図2】

実施形態にかかる逓倍PLL回路の概略構成を示すプロック図




【図3】

実施形態にかかる逓倍PLL回路の構成を示すプロック図 VCO|出力加沙信号 LPF 5 SD2 SDn SD1 →位相比較 SP2u →回路 SPnd SP2d SPnu 位相比較 回路 位相比較 回路 SB2 SBn SB1 9 リファレンスクロック信号 SR


【図4】

第1~第n基準クロックの変化を示すタイムチャート




【図5】

第1~第n分周信号の変化を示すタイムチャート




【図6】

実施形態にかかる逓倍PLL回路の位相比較に関するタイムチャート



【図7】

実施形態にかかり分周器初期リセット手段を含む逓倍PLL回路の構成を示すプロック図



【書類名】 要約書

【要約】

【課題】 簡単な構成で、ジッタを抑制でき、ロックアップタイムも短縮できる 逓倍 P L L 回路を提供する。

【解決手段】 逓倍PLL回路1は、出力クロック信号STを出力するVCO4 0と、出力クロック信号STを分周し第1~第n分周信号SD1~SDnを出力する第1~第n分周器51~5nと、レファレンスクロック信号SRを用いて、互いに位相の異なる第1~第n基準クロック信号SB1~SBnを生成するDLL60と、第i基準クロック信号SBiと第i分周信号SDi(iは1~nの整数)の位相を比較する第1~第n位相比較回路11~1nとを備え、VCO40の出力クロック信号STの発振周波数は、第1~第n位相比較回路11~1nの比較結果に基づいて変化するように構成されてなる。

【選択図】 図3

出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社